求めている人材 【必須条件】 ・RTL設計(Verilog HDL) ・EDA検証経験(vcs, verdi, spyglass) ・SystemVerilogアサーション(SVA)経験 ・バージョン管理ツールの使用経験(Subversion) ・AMBAバス規格設計経験(AXI, AHB) ・Linux CUIコマンドを扱えること ・Microsoft Officeソフトを扱えること(Excel, Word, Outlook) 【歓迎条件】 ・機能安全設計・評価 経験 ・暗号規格(共通鍵暗号、公開鍵暗号、ハッシュ、楕円曲線など) ・JasperGold, DesignCompiler, PrimeTime, Formality の使用経験