募集情報
職種/仕事内容 | 仕事内容 半導体の設計フローの構築と検証・カスタマイズをお手伝いいただきます。 ■Cadence/Synopsys設計フローの構築と検証 2nmプロセスに対応したCadenceおよびSynopsysの主要なデジタル設計ツール（合成、配置配線、タイミング解析など）を使用した設計フローの構築、カスタマイズ、および機能検証。 ■PPA（Power, Performance, Area）の評価と最適化 ベンチマークデータ（テストチップ、リファレンスデザインなど）を用いて、構築した設計フローのPPA評価（消費電力、性能、面積）を実施し、最適な設計結果が得られるようにフローをチューニング。 ■顧客への設計フロー提供と技術サポート 完成した設計フローパッケージを顧客に提供し、導入支援および技術サポートを実施。顧客の設計課題に対するソリューション提案および共同デバッグ。 |
|---|---|
対象となる方 | 求めている人材 【必須】※5年以上の経験 ・デジタルIC設計フロー（RTLからGDSIIまで、特にPnR）に関する深い知識と実務経験。 ・CadenceまたはSynopsysの主要なEDAベンダのディジタル設計ツール （Genus/Fusion Compiler、Innovus/IC Compiler II、Tempus/PrimeTimeなど）の使用経験。 【歓迎】 ・先端プロセスノード（例：16nm, 7nm, 5nm, 3nmなど）でのテープアウト経験またはPPA最適化経験。 ・スクリプト言語（例：Tcl, Python, Perl）を用いたEDAフロー自動化の経験。 ・EDAベンダとの協業経験・設計環境、フローに関する顧客サポート経験 |
勤務地 | 麹町事務所(株式会社アベールジャパン横浜支店) 102-0083東京都千代田区麹町 |
アクセス | 交通・アクセス 駅から徒歩約5分 |
勤務時間 | 固定時間制 勤務時間詳細 9:00-18:00(休憩一時間)※就業先に準ずる |
給与 | 時給3,500円～4,500円 給与詳細 基本給：時給 3500円 〜 4500円 ✅給与条件はスキル・経験・保有資格を考慮します。 ✅給与条件はスキル・経験を考慮する為、想定給与に幅がございます。 ✅通勤手当あり 【給与例】 給与例 ・720万円/入社3年目(60万円/月×12カ月) ・780万円/入社7年目(65万円/月×12カ月) ・840万円/入社11年目(70万円/月×12カ月) |
休日休暇 | 休日休暇 ✅有給休暇 ✅夏季休暇 ✅冬季休暇 ✅土日曜・祝日 ※現場カレンダーに準ずる |
試用期間 | 試用期間あり 試用・研修期間：6ヵ月 試用・研修期間の条件：本採用と同じ 業務開始時(試用期間含む)は有期雇用契約とし、その後、双方同意の下、無期雇用へ転換します。 |
待遇・福利厚生 | 【保険制度】 雇用保険、労災保険、健康保険、厚生年金 【福利厚生】 待遇・福利厚生 【福利厚生】 ✅通勤交通費は1ヵ月の定期代にて支給 ※上限5万円/月 ✅健康保険 ✅厚生年金 ✅労災保険 ✅雇用保険 |
採用予定人数 | 3名 |