資格 ・Verilog-RTL設計/検証経験がある方 【歓迎要件】 ・SoC/大規模FPGA 設計経験 ・高速インターフェイス設計またはIP使用経験(PCIe,USB,SD,Ether) 「これまでの経験を活かし、最先端の技術開発に挑戦したい方」 「エンジニアとしてさらなる成長やキャリアアップを目指したい方」 「働きやすい環境でワークライフバランスを大切にしたい方」 「今よりも年収をアップさせたい方」 そんな思いをお持ちの方のご応募をお待ちしております! 年齢の条件と理由:例外事由1号年齢制限 制限あり~59歳:年齢制限該当事由:定年を上限